# EUROPEAN PATENTAFFICE

### **Patent Abstracts of Japan**

PUBLICATION NUMBER

61214657

**PUBLICATION DATE** 

24-09-86

APPLICATION DATE
APPLICATION NUMBER

20-03-85 60054104

APPLICANT :

MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR :


YAMAMOTO YASUNAGA;

INT.CL.

H04N 1/028 H04N 1/04

TITLE

IMAGE SENSOR



ABSTRACT :

PURPOSE: To read an unmagnification image of an original by executing a design so that a photodetector is placed up to the chip end of an image sensor chip, and arraying linearly plural pieces of chips on a substrate.

CONSTITUTION: A selecting input signal is applied to a selecting input signal terminal 1, compard with a logic reference voltage  $V_{th}$ , by which an output current of a constant-current circuit 2 is switched to one of a TR 3-1 or 3-2-5-1 or 5-2 of pairs of transistors TR 3-5 for constituting a current SW, and by the respective currents and pairs of resistances 6-8, a complementary voltage of a different DC level is outputted to a complementary signal output terminal 9. This logical amplitude is determined by values of the pairs of resistances 6-8, and a current value of the constant current circuit 2. In this way, an image sensor of high speed, high resolution, high S/N, and also small dark signal can be realized. In a usual bipolar integrated circuit process, all the functions can be formed on a silicon chip.

COPYRIGHT: (C) JPO

Best Available Copy

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭61-214657

@Int Cl.1

識別記号 103

厅内整理番号

⑩公開 昭和61年(1986)9月24日

H 04 N

.)

1/028 1/04

A - 7334 - 5C 8220 - 5C

審査請求 未請求 発明の数 2 (全6頁)

9発明の名称

イメージセンサ

②特 額 昭60-54104

願 昭60(1985)3月20日 愛出

⑫発 明 沙発 明 者 Ш 村 田 和 文 隆 彦 門真市大字門真1006番地 松下電器產業株式会社内

門真市大字門真1006番地

門真市大字門真1006番地 松下電器產業株式会社内

勿発 明 本

袠

門真市大字門真1006番地 松下電器產業株式会社内

願 松下電器産業株式会社 ①出

物代 理 弁理士 星野 恒司

明

- 1. 発明の名称 イメージセンサ
- 2. 特許請求の範囲
- (1) 樹状に接続した電流スイッチからなるデ コーダと、デコーダ用週択入力借号を受けて前記 のデコーダを動作させるための直流レベルの異な る相補信号を発生させる回路と、電流源と、デコ ーダの出力電流の有無によってオンまたはオフに する電界効果トランジスタからなる電流スイッチ アレイと、電流スイッチアレイの各々の出力電流 の有無によって読み取り状態または積分状態にな ゚るように接続したフォトトランジスタアレイまた はフォトダイオードアレイと、上記フォトトラン ジスタまたはフォトダイオードの他方の電標を共 通に接続してなる映像信号出力端子とを有するこ とを特徴とするイメージセンサ。
- (2) 樹状に接続した電流スイッチからなる復 数個のデコーダ、デコーダ用週択入力倡号を受け て前記のデコーダを動作させるための直流レベル

の異なる相補信号を発生させる回路、ブロック選 択信号によってオンまたはオフする制御電流源。 デコーダの出力電流の有無によってオンまたはオ フにする程界効果トランジスタからなる電流スイ ッチアレイ、電流スイッチの各々の出力電流の有 無によって読み取り状態または積分状態になるよ うに接続したフォトトランジスタアレイまたはフ ォトダイオードアレイ、上記フォトトランジスタ またはフォトダイオードの他方の電極を共通に接 続してなる映像信号出力端子を有することを特徴 とするイメージセンサ。

- (3) 共通のデコーダ回路、受光窓を備えた第 1のフォトトランジスタアレイ、光連盛した第2 のフォトトランジスタアレイを設け、上記第1お よび第2のフォトトランジスタアレイからの映像 借号の差勤出力を得ることを特徴とする特許請求 の範囲第(1)項または第(2)項記載のイメージセン
- (4) イメージセンサが複数個の単位イメージ センサチップを基板上に配列されてなることを特

### 特開昭61-214657(2)

数とする特許請求の範囲第(2)項記載のイメージ センサー

- (5) イメージセンサを形成するチップ端まで 光検出素子を配置したことを特徴とする特許請求 の範囲第(2)項記載のイメージセンサ。
- (6) イメージセンサが複数個の単位イメージ センサチップを基板上に直線状に配列されてなる ことを特徴とする特許請求の範囲第(5)項記載の イメージセンサ。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本色明は、原稿情報を高速、高解像皮で飲み取ることを可能にした、 パイポーラ I C 技術によるリニアイメージセンサに関する。

(従来の技術)

近時、情報処理機器の進展に伴なって、その人 力装置としてのイメージセンサの重要性が高まっ ている。

集積回路技術を用い、Si結晶板上に形成させた イメージセンサとしてはCCD(電荷転送素子)イ メージセンサ、MOSイメージセンサがある。一般にイメージセンサは複数個の光検出素子と走を回路からなり、CCDイメージセンサは光検出素子にフォトダイオード(以下PDと略記する)、走を回路にCCDを用い、MOSイメージセンサは光検出素子にPD、走を回路にMOSトランジスタによるシフトレジスタを用いている。これらは共にMOS集積回路技術を基本とした光検知部と走を回路部からなり、高解像度ではあるが次のような欠点もある。

CCDイメージセンサの場合、元来、熱的に非平衡状態にある電荷を信号媒体として用いているため、高温または静積時間の長い使用条件では暗信号が大きくなり使用に耐えない。また、幅小精像して説み取る場合には、CCDの電荷井戸のサイズが小さく(約7μmまたは14μm)、高速走変が可能であるが、等倍像で説み取る場合、必要とする電荷井戸のサイズは大きく(60μmまたは120μm)、そのため走査速度は小さくする。また、飽和レベルを大きくするには、電源電圧を高く(10V以上)しなければならない。一方、MOSイメ

ージセンサの場合、やはり高解像度であるが、走 査速度はMOSシフトレジスタの最高クロック層波 数に限界があるために小さく、かつ得られる映像 信号そのものが小さく、走査用デジタル信号の映像信号線への混入によって、SZN比が悪くなる。

昨今、原稿の読み取りスキャナの小形化、高解 像度化、光学系の調節の容易性等のために、原稿 を容倍像に読み取る密着性イメージセンサの開発 が盛んである。これには、光検出、解像度 16ドット ト/mcでピッチ62.5μm、解像度 8 ドット/mcでピッチ62.5μm、解像度 8 ドット/mcでセッチ 5 2.5μm、解像度 8 ドット/mcでセッチ 125μm)、原稿幅に相当するほは、光検空間に対したが必要である。なお、これに起空用LSI ンサが必要である。なお、これに起空用LSI ンサが必要である。なお、これに起空用LSI チップを多数マウントしたアモルファスシリコンイメージセンサや、CCDイメージセンサを複サイ イメージセンサや、CCDイメージセンサを複サイ エルージセンサは光検知部と起変部が多く、信頼 デバイスであるため、相互の精線数が多く、信頼 性にも問題があると考えられる。

CCOマルチチップイメージセンサは千島状配列のため、読み出し後、ラインの再配列処理が必要なこと、前述のように、電荷井戸のサイズを大きくする必要性から転送速度が低下すること、転送クロッ インを含め、駆動回路の容量負荷が大きくなるという欠点がある。

(発明が解決しようとする問題点)

本税明は上述の従来技術の欠点に鑑み、自己走 変形イメージセンサとして、高速、高感度、高 S/Nで高温での使用も可能なイメージセンサを提供することを目的とし、チップ端まで光検出 妻子を配置したセンサチップを、基板上へ複数個直線状に配列することによって、密想型イメージセンサを構成しようとするものである。

(問題点を解決するための手段)

本発明のイメージセンサは基本的にはフォトトランジスタ (以下、Ph. Trと略記する)アレイまたはPDアレイからなる光検出表子部、概例に接続した電流スイッチ (以下、スイッチをSVと略記する)

#### 時間昭61-214657(3)

群からなるデコーダ、およびその出力信号に従ってオンまたはオフにするFET (選界効果トランジスタ)からなるSWアレイ等からなり、パイポーラICプロセスで製作する。耐素数の拡大のためには、デコーダを複数個にして、ブロックをアクめには、デコーダを複数個にして、ブロックをアクラには、デコーダを複数個にして、ブロックをアクラには、テコーダのみをアクーダに与えて、各読み取りのダイミングで各1個の光検出表子からの信号が映像信号出カラインに現れるような回路構成とする、

Ţ

またS/Nの増大、リーク電流のキャンセル効果のために、受光窓を備えた光検出 期子のアレイと各々に対をなす光速 蔽した第2の光検出 裏子のアレイを設け、第1の光検出 裏子アレイ中の1 裏子が対になった第2の光検出 素子アレイ中の1 菓子が対になった 変用デコーダで走査 日子の は 歳とし、第1の 光検出 親子アレイの 映像信号を、また第2の映像信号と、また第2の映像信号と、また第2の映像信号と、また第2の映像信号と、また第2の映像信号と、また第2の映像信号と、また第2の映像信号と、カペアンブ等の出力増幅器を用いて、

イポーラICによる構成でも消費電力の削減が可 能となった。従って、本発明の高速走査と低消費 電力の2点を両立させたことになる。つまり、電 说SVの駿列接続からなるデコーダにおいて、各瞬 間にアクティブな電流パスは1個であり、アレイ の規模が増大しても消費電力は原理的に増大しな い。また電流SVは非飽和動作のた高速動作が可能 である。走査用選択信号入力はベース入力である ため負荷は軽く、駆動回路は簡単になる。またCC Dを用いた場合に比べて本イメージセンサでは、 伝送チャンネルがないため、伝送チャンネルの熱 キャリアによるリーク電流は発生せず、さらに、 光検出素子のリーク電流についても、第1、第2 の光検出煮子アレイを設けて、夫々のリーク電流 の差動出力を得るのでリーク電流を相殺した品質 のよい画像がえられる。

さらに、本発明のイメージセンサではチップ編まで光検出菓子を配置することが容易になり、複数個のチップを基板上に直線状に配列する構成にしたため、千鳥状配列に比べライン処理が不要に

その差動出力を持て、ノイズ電流、リーク電流を 打消した映像信号を得ることのできる回路構成と する。

なお、実装面においては、イメージセンサチップのチップ端まで光検出素子を配置した設計とし、 複数個のチップを基板上に直線状に配列すること によって、原稿の等倍像を読み取る密着型イメー ジセンサを製作する。

(作用)

前記のような手段によって、 次記のような作用 が得られる。

集積回路にはMOS形とバイポーラ形があるが、 集積度の点ではMOS形が有利であり、動作速度で はバイポーラ形が有利である。しかしバイポーラ 形は消費電力が大きく、かなりの集積度を要する イメージセンサには用いられなかった。しかしな がら、本発明は「イメージセンサでは各読み取り タイミングで唯1傾の光検出素子に充電電流を流 せばよい」という基本的性質を利用し走査回路を 電流モードのデコーダで構成することにより、バ

なって使い易いものとなる。

(実施例)

以下、本発明を図面を用いて実施例により説明 まる。

第2回は本発明のイメージセンサを動作させる ための選択人力信号を、直流レベルの異なる相補 信号に変換するための信号変換回路を示したもの である。

選択人力信号は選択入力信号端子1に印加され、ロジック基件電圧Vinkと比較され、それにより定電流回路2の出力電流が、電流SVを構成するトランジスタ(以下、Trと略記する)対3,4.5のTr 3-1または3-2,4-1または4-2,5-1または5-2の一方に切換えられて、それぞれの電流と抵抗対6.7,8により、直流レベルの異なる相補的電圧を、相補信号出力端子9に出力させる。

例えば、選択入力信号鏡子1の1-1に「日\*(ハイレベル)の選択人力信号が与えられると、相補信号出力鏡子9のA端子は「日\*(ハイレベル)、A 端子には「L\*(ローシベル)が出力される。

特開昭61-214657(4)

この論理要額は上記抵抗対6ないし8の値、及び定理流回路2の電流値で決まる。なお、10.11.12は直流レベルに設定用Trで、13は電圧分割用の抵抗及びダイオード列である。また、この図は3ビット入力の場合を示したが、同様な回路構成で更にビット数の多い回路が形成できる。

第1 図は本発明のイメージセンサの基本回路を示し、第2 図で示した信号変換回路出力の相補信号が、相補信号人力端子14に加えられる。また、15 はブロック選択人力端子で、これにはブロック選択信号が与えられ、上記両信号により以下説明するデコーダ、FET SVアレイ、Ph Trアレイ等をブロック的に選択する。

デコーダは電波SVI6ないし22のカスケード接続によって構成されている。23はFET SVアレイを示し上記デコーダの各電波SVI6ないし22の出力電流をセンスしてオン状態になるように動作し、FET SVアレイ23を構成するFETのドレイン電桶はPh Tr アレイ24を構成するPh Trのコレクタ電極に接続され、そのエミッタは共通に接続されて映像出力

たが、同様の考え方でピット数の多い場合への拡 張は容易である。

第3回は読み取り画素数の多い実用的な回路へ の拡張方法を示す概念図である。28は基本的には 第2回に示す回路と同様の機能を果す回路ロジッ ク変換器であるが、外部からの選択信号を選択信 牙入力端子29に受けて、これを相補信号出力端子 30に直流レベルの異なる相補信号として出力させ る. 31,32,33,34は第2回に示したような、外部 からのブロック選択信号をブロック選択入力信号 稿子35に受け、前記のよう:相補信号出力端子30 から加わる相補信号と共に動作をするデコーダで、 夫々の出力端子は負荷抵抗と共にFET SVアレイ36 を構成するFETのゲートに接続され、また、その FETのドレイン電極は夫々、Ph Trアレイ37を構成 するPh Trのコレクタ電極に接続される。なお、 38はブロック週択人力信号によって動作をする電 流顔用Trアンイである。このようにして例えば、 5 ビット入力、32ビット出力のデコーダを16個用 いると、512週点のイメージセンサが構成される。

端子25になっている。なお、26はブロック選択入 力端子15に加えられるブロック選択信号によって 電流を制御するSV Trである。

この回路の動作は例えば、ブロック選択入力端子15に、H、(ハイレベル)、相補信号入力端子14の各場子A。B及びCに共に、L、(ローレベル)の信号が加えられると、SV Tr26のコレクタに発生した電波は、電波SV16ないし22からなるデコーダ回路によって、負荷抵抗27-1に現われ、その高端に電位をを発生する。その結果、FET23-1(第1回ではFETはPチャンネル型とする)のゲート電圧が下降し、そのFET23-1はオンになって充電電流がPh Tr24-1に流れ、それに蓄積された光検出信号が映像信号出力線25に現われる。すなわち、本発明は、一例として相補信号入力、第子14に任意の3ピットの選択信号を与えることにより、Ph Tr7レイ24中の任意の1個のPh Trが選択され映像信号が映像信号出力線25に得られる。

以上の説明は相補信号 3 ビット、デコーダは 3 ビット入力、8 ビット出力についてのものであっ

第4回は本発明の第2の実施例を示す図である。 39はデコーダ回路であって、第1回と同様の構成 である。40は第1のPh Trアレイ41に電流を供給 するためのFET SVアレイであり、42は第2の Ph Irアレイ43に電流を供給するためのFET SVア レイである。第1のPh Trアレイ41は受光浓を備 え、第2のPh Trアレイ43には光遮蔽(図示せず) がしてある。44.45は夫々、第1および第2の Ph Irアレイ41,43の映像出力箱子である。映像出 力端子44からノイズ電流およびリーク電流を含む 映像信号を、映像出力端子45からノイズ電流およ びリーク電流による信号を得、オペアンプ等の出 力増幅器(図示せず)によって、その作動出力を 得れば、その信号は、ノイズ電流、リーク電流を 打ち消した映像信号となる。このように構成する ことによりS/Nが向上し、更にリーク電流による 暗信号の低減により、高温での使用も可能なイメー ージセンサが得られる。

一般に、シリコンチップで形成するイメージセ

## 時開昭61-214657(5)

#### ・(発明の効果)

以上の説明から明らかなように、本発明によれば、高速、高解像、高S/Nでかつ暗信号の小さいイメージセンサを実現しうるもので、通常のバイポーラ集積回路プロセスにより、全機能をシリコンチップ上に形成することが可能である。なお、本発明によれば、チップ端まで光検出素子を配置

特許出顧人 松下電器產業株式会社

代理人 显野恒




することが可能であり、複数個のチップを基板上に直線状に配列することによって、原稿の等倍像を読み取る密着性イメージセンサも容易に形成することができる。 従って、本発明は情報処理機器の人力装置として極めて有用であり、その産業上の効果は大なるものがある。

### 4. 図面の簡単な説明

第1 図は本発明のイメージセンサの回路図、第2 図は外部からの選択入力信号を選進レベルの異なる相補信号に変換する信号変換回路、第3 図は拡張した形態を示すイメージセンサのブロック図、第4 図は本発明の第2 の実施例におけるイメージセンサの同路図、第5 図は密着型イメージセンサの根成図である。


1,29 … 通択入力信号箱子、2 … 定電波 回路、9,30 … 相補信号出力帽子、14 … 相補信号入力帽子、15 … ブロック適択入力 帽子、16~22 ・ 電流スイッチ、23,36,40。 12 … 電界効果トランジスタ(FET)スイッチア レイ、24,37,41,43 … フォトトランジスタア


第 2 図




10-12-連続ンベル設定用で

# 特開昭61-214657(6)







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

# THIS PAGE BLANK (USPTO)